启闳半导体科技（江苏）有限公司

TsiHon Semicon Technology (JiangSu) Co,.LTD

磁性隧道结（MJT），通常是2层铁磁层夹着一层薄绝缘壁垒层，显示出双稳定态的隧穿磁电阻（TMR），作为MRAM 中的存储单元。TMR是由于“自由”的铁磁层相对于“固定”层自旋平行或反平行而产生的。CoFeB/MgO/CoFeB结构的MTJ可以产生高达约500%的 TMR比率（也就是说约5倍于传统基于 AI-O 的MIJT）。典型的 MRAM单元有1T-1MJT（即一个MJT 垂直在一个MOS...

双稳定态电阻开关效应被发现存在于钙钛矿氧化物（如 SrTiO3，SrZrO3（SZO），PCMO, PZTO）、过渡金属氧化物（如Ni-O,Cu-O, W-O, TiON,Zr-O,Fe-O）、固体电解质甚至聚合物中。开关机制（而不是结构相变）主要基于导电纤维的生长和破裂，这与金属离子、O离子/空穴、去氧化、电子俘获/反俘获（mott 过渡）、高场介电击穿和热效应有关。RRAM 单元主要包括...

相变存储器顺利 朝向低操作电压、高编程速度、低功耗、廉价和高寿（108～1014）的方向发展，这种技术有望在未来取代NOR/NAND 甚至是DRAM。相变存储器最常见的材料是在“蘑菇”形单元（见图3.23）中的带有掺杂（一些N和 O）的GST 硫化物合金（一种介于 GeTe 和Sb2Te3之间的伪二元化合物）。减小单元结构中用于转换无定形（高阻）和晶化（低阻）状态的底部加热器尺寸和材料的临界...

FeRAM基于电容中的铁电极化，（相对于传统的浮栅闪存）有低功耗、低操作电压（1V）、高写寿命（1012）和编程快（＜100ns）等优点。铁电 MiM 电容（见图3.21）可与后端制程（BEOL）集成，电容被完全封闭起来（避免由磁场强度引起的退化）。铁电电容的工艺流程如图3.22所示。FeRAM 中研究最多的材料是 PZT （PbZrxTixO3），SBT（SrBi2Ta2O9），BTO （...

闪存自1990年以来就作为主流 NVM被迅速推动发展，这也归结于数据非易失性存储、高速编程/擦写、高度集成等方面快速增长的需求。闪存是基于传统的多层浮栅结构（比如 MOSFET 的多层栅介质），通过存储在浮栅上的电荷来调制晶体管的阈值电压（代表数据1和0）。写和擦除的操作就简单对应为浮栅上电荷的增加和去除。目前的闪存大体有 NOR与NAND 两种结构，它们的集成度已达到Gb 量级，但局限也非...

DRAM 是精密计算系统中的一个关键存储器，并且在尺寸缩小和高级芯片设计的推动下向高速度、高密度和低功耗的方向发展。尽管DRAM 的数据传输速度已达到极限并且远远低于当前最新科技水平的微处理器，但它仍然是目前系统存储器中的主流力量。基于深槽电容单元或堆栈电容单元有两种最主要的DRAM 技术。图3.16说明了在CMOS 基准上添加深槽电容与堆栈电容流程来形成 DRAM的工艺流程。堆栈单元在CM...

伴随着CMOS器件工艺特征尺寸持续地按比例缩小到14nm 及以下技术节点以后，通过采用三维器件结构，从垂直方向进一步增大沟道宽度，进而增加沟道电流。这种具有垂直方向沟道的新颖三维晶体管被称为鳍式场效应晶体管或 FinFET。目前成熟的14nm节点制造工艺，在单一方向，晶圆上组成沟道的鳍片薄而长，宽为7~15nm，高15～30nm，重复间距40~60nm。图3.15 给出鳍式场效应晶体管集成制...

CMOS逻辑产品工艺流程是制造32nm 或更早工艺节点的主导工艺流程，如图3.14中左边所示。随着 CMOS工艺特征尺寸继续按比例缩小到28nm 及更小时，需要采用能够减少栅极漏电流和栅极电阻的高-k栅介质层和金属栅电极以提高器件速度。这些新功能通过采用栅最后形成或置換金属栅（Replacement Metal-Gate, RMG）工艺成功地整合到CMOS 制造工艺流程当中，它类似于栅先形成...

在高k金属栅之外，另一种等效扩充的方法是增加通过器件沟道的电子或空穴的迁移率。表2.5列举了一些提高器件载流子迁移率的手段及其对 PMOS或者 NMOS的作用。应力技术是提高MOS 晶体管速度的有效途径，它可改善NMOS晶体管电子迁移率和PMOS晶体管空穴迁移率，并可降低MOS 晶体管源/漏的，应变硅可通过如下3种方法获得：①局部应力工艺，通过晶体管周围薄膜和结构之间形成应力；②在器件沟道下...

射频集成电路 Radio Frequency Integrated Circuits（RFIC）