PVD Ti-----------纳米集成电路制造工艺 张汝京等 编著

为了解决 glue layer 厚度与填洞要求的矛盾，业界的主要努力集中在提高阶梯覆盖率方面，在不改变沉积厚度的前提下，尽量增加生长在侧壁的薄膜厚度。

对于Ti，一直采用PVD工艺。对于早期PVD 工艺，由于粒子（原子和离子）到wafer表面的入射没有很好的方向性。contact 顶部接触角比底部大，而且由于侧壁对底部的遮挡效应（shadow effect），顶部沉积的原子就比底部多，在 contact 顶部形成 overhang。但由于早期的 contact 特征尺寸大，overhang 不是一个问题。随着 contact 尺寸不断减小，overhang 引起的问题逐渐凸现。为了解决这个问题，业界一直在改进机台，主要是提高粒子的垂直入射比例，使更多的原子或离子到达 contact 底部，从而提高 step coverage。

图6.18为机台的演变历程。最早的chamber 只有一个 DC power，对粒子的入射方向没有控制。到了第二代有两种改进。一种是在 chamber 中间加了筛子（collimator），让垂直方向入射的粒子通过，其他方向的粒子被阻挡而沉积在 collimator 上面。这种方法的缺点是沉积效率低，而且沉积在 collimator 上的薄膜容易剥离，形成微观颗粒掉在 wafer 上面，产生缺陷。另一种方法是拉长（long throw）靶材到 wafer 表面的距离，最后到达 wafer 表面的粒子都是近乎垂直入射方向的粒子。它的缺点也是沉积效率低。在这两种类型机台基础上，又分别发展了第三代。一种是 SIP（self-ionized Plasma） chamber，在long throw 的基础上，使用了非平衡的磁铁（unbalance magnetic），增强粒子在垂直方向上的运动，在 pedestal上接了 RF 以产生 bias 吸引离子，顶端的 magnetic 磁力线范围在 target 附近，约束更多的离子轰击 target 产生沉积粒子。这些 Ti原子自离化（self ionized）产生Ti⁺，使 Ti⁺/Ti由一般 PVD的5%增大到 20%。离化率的提高和 RF 的偏压共同作用使 step coverage 得到明显改善。另外一种更先进的第三代 chamber 称之 IMP（ionized metal plasma） chamber。相较 SIP,IMP chamber 的中间部位加了线圈（RF coil）用以离化Ti，同时 chamber 压力也较高，使热离化率增加。IMP 的Ti⁺/Ti在40%~60%，比 SIP的20%大很多，所以其入射角分布是所有工艺中最集中的（见图 6.19）。一般的，SIP 用在 0.25μm 以上工艺，到了0.18μm 及以下，都使用 IMP Ti工艺，而且可以延续到 32nm。