干法刻蚀应用-----------纳米集成电路制造工艺 张汝京等 编著

2025-09-04 08:35

在21 世纪初,干法刻蚀应用的分类主要依据器件的功能,大致包括逻辑器件和存储器件。十年后,许多干法刻蚀应用共存于逻辑与存储器件中。无论是逻辑器件还是存储器件的集成方案,很大程度上取决于最终的器件功能,这些器件从速度、能量消耗和其他因素的角度进行了优化。日益复杂的集成方案,就新结构和不同材料而言,为干法刻蚀带来了差异。例如,在前端工艺中的应变工程,它促进了应力薄膜刻蚀、应力近邻技术和选择性外延(SiGe)的源漏刻蚀等技术的开发。而在后端工艺中,可靠性增强触发了在双大马士革互联工艺中使用金属硬掩膜。不同于存储器件中对大电容的要求,在逻辑器件中,对所需要工作频率下栅电极的关键尺寸控制得到了高度重视。此外,逻辑电路器件中复杂的连线需要几层额外的金属层。45nm 存储器件从铝互连逐渐地转变为铜互连,这使得在后端工艺中日益重视氧化物和/或金属的刻蚀。图8.12显示的是高速逻辑电路产品通常采用的刻蚀工艺,所有标记的刻蚀将会在后面的章节中仔细地讨论。640.png