闪存----纳米集成电路制造工艺 张汝京等 编著

闪存自1990年以来就作为主流 NVM被迅速推动发展，这也归结于数据非易失性存储、高速编程/擦写、高度集成等方面快速增长的需求。闪存是基于传统的多层浮栅结构（比如 MOSFET 的多层栅介质），通过存储在浮栅上的电荷来调制晶体管的阈值电压（代表数据1和0）。写和擦除的操作就简单对应为浮栅上电荷的增加和去除。目前的闪存大体有 NOR与NAND 两种结构，它们的集成度已达到Gb 量级，但局限也非常明显，比如高操作电压（10V），慢擦写速度（1ms）和较差的耐久性（10^{5）。目前的NAND市场已经超越了 DRAM在2006年时的市场容量。图3.19说明了一种典型双浮栅单元（被称作 ETox单元）的工艺流程。这种浮栅单元（ETox）的尺寸很难降到45nm 节点，特别是由于浮栅的缘故导致相邻单元之间的干扰随尺寸减小而增大。图3.20展示了最新的进展，包括SONOS 单元、电荷陷阱式 TANOS 单元、带隙工程 SONOS 单元等，其中带隙工程 SONOS单元中，氮化层是用作电荷陷阱的（代替ETox 单元中的浮栅）。}