嵌入式碳硅工艺-----------纳米集成电路制造工艺 张汝京等 编著

在上一节中，我们已经知道嵌入式锗硅源漏工艺通过提高空穴迁移率的方法，在提高PMOS 器件的性能上面扮演了重要角色。相应地，嵌入式碳硅源漏工艺可以提高NMOS 器件的性能。这是由于碳原子的晶格常数小于硅原子，我们把碳原子放入源漏区单晶硅晶格中所产生的拉应力会作用于 NMOS沟道，从而提高电子的迁移率，相对应地，如图5.6所示，它就增加了 NMOS 器件的驱动电流。正是由于碳的晶格常数远小于硅（硅的晶格常数是 5.43A，碳的晶格常数是 3.57A），它只需要相对小的碳原子含量数（比如1%～2%）就可以获得可用水平的应变。

虽然嵌入式锗硅技术从 90nm技术节点后已经被广泛应用于大规模量产产品的 PMOS器件，嵌入式碳硅技术的应用却显得异常困难，其中的一个重要原因在于源漏区难以生长出高质量的碳硅。碳硅外延生长工艺无法像锗硅外延薄膜那样选择性生长在源漏区的凹槽中，它同时会在如侧壁和浅沟槽隔离氧化物等非单晶区域上生长。幸运的是，使用化学气相沉积（CVD）工艺可以在单晶硅衬底和隔离薄膜上生长出不同的碳硅结构。它在单晶硅上获得单晶态的碳硅，而在隔离薄膜上得到非晶态的碳硅。由于非晶态碳硅具有较高的刻蚀率，因此，通过多次沉积和刻蚀的循环，可以在源漏区选择性生长出外延碳硅薄膜。一个通过多次沉积和刻蚀循环来获得嵌入式碳硅薄膜的例子如图5.7所示，同时它用示意图说明了多次沉积和刻蚀循环的过程。

化学气相沉积形成的嵌入式碳硅工艺在原位N型原子掺杂上也有优势，比如磷的掺杂。文献报道了一个成功的例子，使用原位磷掺杂碳硅工艺来提高 NMOS 器件的性能（见图5.8）。它也说明了碳硅工艺在未来持续微缩的器件上面所具有的优势。

由于CVD工艺生长的嵌入式碳硅工艺具有一定的困难度，文献报道了其他方面的努力，包含采用碳离子植入后，使用固相外延技术来获得嵌入式碳硅工艺。

嵌入式碳硅工艺除了在源漏区制造的困难外，如何在后续的工艺步骤中把所掺入的碳保持在替位晶格中也是一个巨大的挑战。一旦碳原子不在替位晶格中，那么应变效果就失去了。图5.9给我们展示了应变和退火温度的关系，当外延碳化硅遇到后续的高温退火时，巨大数目的碳原子离开了原来替位晶格的位置，特别是高浓度的碳硅薄膜。在990°C的尖峰退火工艺后，掺杂 2.2%和1.7%原子的碳化硅薄膜将失去约30%的应变，而掺杂1%原子的碳化硅薄膜将失去约10%的应变。所以，外延碳硅薄膜形成后的热预算需要进行很好的控制，以利于应变效果的保持。由于毫秒退火工艺具有更快的升温和降温速率，把它应用在外延碳化硅薄膜形成后的热工艺中，可以获得一些好处。本书第10章将详细讨论毫秒退火工艺。