高k栅极介质----纳米集成电路制造工艺 张汝京等 编著

2007年1月27日，Intel 公司宣布在45nm 技术节点采用高k介质和金属栅极并进入量产，这是自20世纪60年代末引入多晶硅栅极后晶体管技术的最大变化。很快地，IBM公司于2007年1月30日也宣布用于生产的高k介质和金属栅极技术。在32nm 和 28nm技术节点，已经有越来越多的公司采用这一技术。

为什么要采用高k栅极介质呢？

器件尺寸按摩尔定律的要求不断缩小，栅极介质的厚度不断减薄，但栅极的漏电流也随之增大。在5.0nm以下，SiO₂作为栅极介质所产生的漏电流已无法接受，这是由电子的直接隧穿效应造成的。对SiO₂进行氮化，生成SiON 可以使这一问题得以改善，但是在 90nm节点后，如图4.6所示，由于栅极漏电流过大，即使采用SiON 也难以继续减薄了(11~ 12Ả) 。

在65nm 节点，栅极介质厚度的减薄实际已经停止（见图4.7），技术的重点在于通过应变硅技术提高器件的性能。但是工业界早在20世纪90年代未就已认识到，要从根本上解决栅极的漏电问题，必须采用一种高k介质取代SiO_{2/SiON，这样可以在降低等效二氧化硅绝缘厚度（EOT）的同时，得到较大的栅极介质的物理厚度，从而在源头上堵住栅极的漏电。介质的EOT 公式如下}

_{在维持Thigt-k}不变的前提下，由于高k介质的介质常数比SiO_{2/SiON的大，EOT 就越小，晶体管的尺寸就能按照摩尔定律的要求继续得以缩小。如图 4.7所示，Intel 公司在45nm 采用高k介质后，EOT 降低的同时，栅极的漏电也呈数量级的减小。}