DRAM和eDRAM----纳米集成电路制造工艺 张汝京等 编著

DRAM 是精密计算系统中的一个关键存储器，并且在尺寸缩小和高级芯片设计的推动下向高速度、高密度和低功耗的方向发展。尽管DRAM 的数据传输速度已达到极限并且远远低于当前最新科技水平的微处理器，但它仍然是目前系统存储器中的主流力量。基于深槽电容单元或堆栈电容单元有两种最主要的DRAM 技术。图3.16说明了在CMOS 基准上添加深槽电容与堆栈电容流程来形成 DRAM的工艺流程。堆栈单元在CMOS 晶体管之后形成，主要应用于独立的高密度DRAM。深槽单元可以在CMOS晶体管构建之前形成，更适合嵌入式 DRAM与逻辑的集成。然而，深槽工艺造价很高，同时在深槽周围可能会形成缺陷。图3.17展示了一个DRAM单元的深槽和传输晶体管的横截面。

浮体单元是相当有前景的一种结构，它通过将信号电荷存储在浮体上，产生或高或低开关电压和源漏电流（代表数字1或0）。这种浮体单元结构已经在90nm 技术节点下成功地应用于 SOI和小单元尺寸（4F2）的体硅，可无损读取操作，具有良好的抗干扰能力和保存时间。写操作可以基于接触电离电流或者GIDL（写1时）以及前向偏置结（写0时）。因为结处漏电的缘故，SOI 上 FBC-DRAM 的潜在记忆时间要比在体硅上的久一些。整个制造流程和标准的CMOS完全兼容，更加适合eDRAM 应用。基于 SOI 的浮体结构的 DRAM 如图 3.18所示。